談華為「韜定律」，黃仁勳：是突破非威脅、台積電領先十年

評析：有夢最美，等做出來，且良率夠高、有商業價值...再來說！

「未來可達到類似 1.4 奈米等級的運算能力」，所謂的「未來」是多久？等做出來了，西方國家早就不知道又進步到哪裡了！！

談華為「韜定律」，黃仁勳：是突破非威脅、台積電領先十年
財經新報 作者 邱 倢芯 | 發布日期 2026 年 05 月 28 日NVIDIA 執行長黃仁勳今日舉辦兆元宴，他在受訪時首度回應華為提出的半導體新定律「韜」（Tao），直言這對華為而言確實是一項突破，但並不構成對台積電的威脅，因為包括晶粒堆疊（die stacking）、3D 封裝與混合鍵合（hybrid bonding）等技術，台積電早在近十年前便已投入發展。

近期中國半導體圈熱議華為提出的「韜定律」，主打透過 3D 堆疊、先進封裝與架構整合方式，在不依賴 EUV 極紫外光設備下，提升晶片效能與電晶體密度，甚至喊出未來可達到類似 1.4 奈米等級的運算能力，引發市場關注是否可能挑戰台積電現有技術優勢。

對此，黃仁勳表示，華為透過晶粒堆疊與混合鍵合等技術，確實能在不進一步微縮製程的情況下，讓電晶體數量增加兩倍、三倍甚至四倍，因此這是一項很好的技術。

不過他也強調，台積電早已在相關領域深耕多年，相關技術已經非常先進，因此華為的發展雖然值得注意，但並不會對台積電形成威脅。

事實上，台積電近年持續強化 CoWoS、SoIC 與先進封裝布局，並成為 AI GPU 與高效能運算晶片的重要關鍵。市場普遍認為，包括輝達 Blackwell、Rubin 平台，以及 AMD、蘋果等產品，都高度依賴台積電先進封裝能力。

外界則認為，華為提出「韜定律」，背後反映的是在美國制裁與 EUV 設備限制下，中國半導體產業尋求「非製程微縮」路線的策略轉向，希望透過 3D IC、Chiplet 與系統整合方式，彌補先進製程落差。